Eletrónica de Reduzida Tensão e Gestão de Potência
Código
11459
Unidade Orgânica
Faculdade de Ciências e Tecnologia
Departamento
Departamento de Engenharia Electrotécnica
Créditos
6.0
Professor responsável
João Pedro Abreu de Oliveira
Horas semanais
4
Total de horas
56
Língua de ensino
Português
Objectivos
Dar ao aluno a capacidade de utilizar técnicas de projecto eléctrico (analítico) de circuitos analógicos integrados a operar a tensões de alimentação reduzidas (i.e., inferiores à soma dos módulos das tensões de limiar dos transístores NMOS e PMOS), nomeadamente topologias avançadas de amplificadores, comparadores e de circuitos em condensadores-comutados utilizando técnicas de ‘clock-bootstrapping’ e de ‘switched-opamp’.
Pré-requisitos
Ter obtido frequencia nas disciplinas de Nanocircuitos e Sistemas Analógicos (NSA), Electrónica I e II.
Conteúdo
A unidade curricular encontra-se dividida em 5 grandes macro módulos:
- Evolução do ‘roadmap’ da tecnologia CMOS e principais limitações impostas pela tensão de alimentação reduzida (e.g., degradação da relação sinal-ruído, degradação da precisão de emparelhamento, impossibilidade de usar mais do que 3 dispositivos em ‘stack’, etc.);
- Topologias avançadas de amplificadores e de comparadores com esquemas de realimentação positiva para operarem com tensões de alimentação reduzidas;
- Técnicas de linearização de interruptores (‘clook-bootstrapping’, SLCs, etc.);
- Técnica de ‘switched-opamp’;
- Unidade de gestão de potência de sistemas em circuito integrado
Casos de estudo dentro do estado da arte.
Bibliografia
- [opção 1 / option 1] Andreia Baschirotto, Low-Voltage Analog CMOS Design in scaled CMOS technology (course slides)
- [opção 2 / option 2] Willy Sansen, Analog Design Essentials, 2006, Springer.